homoepitaxiales Wachstum, bei dem der Polytyp der sic-Epitaxie mit dem Polytyp des sic-Substrats übereinstimmt, wird durch \"stufengesteuerte\" Epitaxie erreicht. Die stufengesteuerte Epitaxie basiert auf wachsenden Epitaxieschichten auf einem sic-Wafer, der in einem Winkel (der als \"Kippwinkel\" oder \"außeraxialer Winkel\" bezeichnet wird) von typischerweise 3 ° -8 ° von der (0 0 0 1) Basalebene poliert wird Dies führt zu einer Oberfläche mit atomaren Stufen und relativ langen, flachen Terrassen zwischen den Stufen. wenn die Wachstumsbedingungen richtig kontrolliert werden und ein ausreichend kurzer Abstand zwischen den Stufen vorhanden ist, finden die auf die Wachstumsoberfläche auftreffenden si- und c-adatome ihren Weg zu Steigleitungen, wo sie sich verbinden und in den Kristall einbauen. es findet somit ein geordnetes, laterales \"step-flow\" -Wachstum statt, das es ermöglicht, die polytypische Stapelsequenz des Substrats exakt in der wachsenden Epitaxie zu spiegeln. sic Wafer mit nichtkonventionellen Oberflächenorientierungen wie z ( ) und ( ) stellen eine günstige Oberflächengeometrie für Epilayer bereit, um die Stapelsequenz (d. h. den Polytyp) über einen Stufenfluss von dem Substrat zu erben. Wenn die Wachstumsbedingungen nicht richtig kontrolliert werden, wenn die Schritte zu weit auseinander liegen, wie dies bei schlecht präparierten Substratoberflächen auftreten kann, die auf \u0026 lt; 1 ° der (0 0 0 1) -Basalebene poliert sind, adattiert das Wachstum die Insel n räumen und verbinden Sie sich in der Mitte von Terrassen anstatt an den Stufen. Die unkontrollierte Insel-Nukleation (auch als Terrassen-Nukleation bezeichnet) auf sic-Oberflächen führt zu einem heteroepitaxialen Wachstum von 3c-sic von schlechter Qualität. um zu verhindern, dass während des epitaxialen Wachstums eine falsche Terrassenkeimbildung auftritt, werden die meisten kommerziellen 4h- und 6h-Substrate auf Neigungswinkel von 8 ° und 3,5 ° gegenüber der (0 0 0 1) -Basalebene poliert. Bis heute basieren alle kommerziellen sic-Elektroniken auf homoepitaxialen Schichten, die auf diesen \"außerhalb der Achse\" vorbereiteten (0 0 0 1) c-Achsen-sic-Wafern gezüchtet werden. Die richtige Entfernung von Restoberflächenverunreinigungen und Defekten, die beim Schneiden und Polieren von sic-Wafern zurückbleiben, ist ebenfalls wichtig, um qualitativ hochwertige Epitelayer mit minimalen Versetzungsdefekten zu erhalten. Techniken, die verwendet werden, um die sic-Waferoberfläche vor dem epitaxialen Wachstum besser vorzubereiten, reichen von Trockenätzen bis chemisch-mechanischem Polieren (CMP). Während der Sic-Wafer zur Vorbereitung des Epitaxiewachstums in einer Wachstumskammer erhitzt wird, wird üblicherweise ein Hochtemperatur-In-situ-vorgewachsenes Gasätzen (typischerweise unter Verwendung von h2 und / oder hcl) durchgeführt, um Oberflächenkontamination und Defekte weiter zu eliminieren. Es ist anzumerken, dass eine optimierte Vorwachstumsverarbeitung ein stufenweises Wachstum v...
Die In-situ-Dotierung während des cvd-Epitaxiewachstums wird hauptsächlich durch die Einführung von Stickstoff (üblicherweise) für n-Typ und Aluminium (üblicherweise Trimethyl- oder Triethylaluminium) für p-Typ-Epitaxieschichten erreicht. Einige alternative Dotierstoffe wie Phosphor und Bor wurden ebenfalls für die Epitaxieschichten vom n- bzw. p-Typ untersucht. während einige Variationen in der Epitaxiedotierung streng durch Variieren des Flusses von Dotiergasen durchgeführt werden können, hat die Konkurrenzdotierungsmethode einen viel breiteren Bereich des Si-Dotierens ermöglicht. Außerdem hat der Standortwettbewerb moderate Epitaxie-Dotierungen zuverlässiger und wiederholbar gemacht. Die Site-Competition-Dotierstoffkontrollmethode basiert auf der Tatsache, dass viele Dotierstoffe vorzugsweise entweder in Si-Gitterplätze oder c-Gitterplätze eingebaut sind. als ein Beispiel enthält Stickstoff bevorzugt Gitterplätze, die normalerweise von Kohlenstoffatomen besetzt sind. durch epitaxiales Wachstum unter Kohlenstoff-reichen Bedingungen kann der größte Teil des in dem CVD-System vorhandenen Stickstoffs (unabhängig davon, ob es sich um eine Restverunreinigung handelt oder absichtlich eingeführt wird) vom Einbau in den wachsenden Kristall ausgeschlossen werden. Umgekehrt kann durch das Wachstum in einer kohlenstoffarmen Umgebung der Einbau von Stickstoff verbessert werden, um sehr stark dotierte Epitaxieschichten für ohmsche Kontakte zu bilden. Aluminium, das dem Stickstoff entgegengesetzt ist, bevorzugt die Si-Stelle von sic, und andere Dotierstoffe wurden auch durch einen Standortwettbewerb gesteuert, indem das Si / c-Verhältnis während des Kristallwachstums geeignet variiert wurde. sic-Epischicht-Dotierungen, die von 9 × reichen bis 1 × sind kommerziell erhältlich, und Forscher haben berichtet, dass für die Dotierungen vom n- und p-Typ Dotierungen über einen Faktor 10 erhalten werden, die größer und kleiner als dieser Bereich sind. Die Oberflächenorientierung des Wafers beeinflusst auch die Effizienz des Dotierungseinbaus während des Epitaxiewachstums. zum jetzigen Zeitpunkt haben Epilayer, die für Verbraucher verfügbar sind, um sie zu spezifizieren und zu kaufen, um die Anforderungen ihrer eigenen Geräteanwendung zu erfüllen, Dicken- und Dotierungstoleranzen von ± 25% bzw. ± 50%. Einige für die Großserienfertigung verwendete Sic-Epilayer sind jedoch weitaus besser optimiert und weisen eine Variation der Dotierung und Dicke von 5% auf.
Tabelle 5.2 fasst die wichtigsten bekannten Versetzungsdefekte zusammen, die in heutigen kommerziellen 4h- und 6h-sic-Wafern und Epilayern gefunden wurden. Da die aktiven Bereiche der Vorrichtungen in Epilaugen liegen, ist der Gehalt an Epitaxie-Defekten eindeutig von grundlegender Bedeutung für die Leistungsfähigkeit der Vorrichtung. Wie aus Tabelle 5.2 hervorgeht, stammen die meisten Epischichtdefekte jedoch von Versetzungen, die vor der Epischichtablagerung im darunter liegenden Substrat gefunden wurden. Weitere Details zu den elektrischen Auswirkungen einiger dieser Defekte auf bestimmte Geräte werden später in Abschnitt 5.6 besprochen. Der Mikroröhrendefekt wird als der offensichtlichste und schädlichste \"Geräte-Killer\" -Defekt für elektronische Geräte angesehen. Eine Mikroleitung ist eine axiale Schraubenversetzung mit einem hohlen Kern (Durchmesser in der Grßenordnung von einem Mikrometer) in dem sich erstreckenden Wafer und der Epischicht ungefähr parallel zu der kristallographischen c-Achse normal zu der polierten c-Achsen-Waferoberfläche. diese Defekte verleihen dem umgebenden sic-Kristall eine beträchtliche lokale Belastung, die unter Verwendung von Röntgentopographie oder optischen Kreuzpolarisatoren beobachtet werden kann. Im Laufe eines Jahrzehnts konnten die Hersteller von Sic-Materialien erhebliche Anstrengungen unternehmen, die Wafer-Mikropipedichte um das fast 100-fache zu reduzieren, und es wurden einige vollständig von Mikropipes freie Sic-Bocles nachgewiesen. Zusätzlich wurden epitaktische Wachstumstechniken zum Verschließen von Mikropipetten mit sic-Substrat entwickelt (die die axiale Versetzung des hohlen Kerns in mehrere Versetzungen mit geschlossenem Kern dissoziieren). Dieser Ansatz hat jedoch noch nicht die anspruchsvollen Anforderungen an die elektronische Zuverlässigkeit für kommerzielle Leistungsgeräte erfüllt, die mit hohen elektrischen Feldern arbeiten. obwohl \"Gerätekiller\" -Mikrolipemängel fast eliminiert worden sind, enthalten kommerzielle 4h- und 6hsische Wafer und Epilayer immer noch sehr hohe Dichten (\u0026 gt; 10.000 , zusammengefasst in Tabelle 5.2) anderer weniger schädlicher Versetzungsdefekte. Während diese verbleibenden Versetzungen derzeit nicht in den Spezifikationsblättern für Halbleitermaterialien angegeben sind, werden sie dennoch für eine Vielzahl von nicht idealen Geräteverhalten verantwortlich gemacht, die die Reproduzierbarkeit und Kommerzialisierung einiger (insbesondere hochelektrischer Felder) elektronischer Geräte behindert haben. Axialverschiebungsdefekte mit geschlossenem Kern sind in der Struktur und den Dehnungseigenschaften ähnlich wie bei Mikrorohren, außer dass ihre Burgervektoren kleiner sind, so dass der Kern statt eines hohlen Hohlraums fest ist. Wie in Tabelle 5.2 gezeigt, gibt es auch in kommerziellen sic-wafern basalebenenversetzungsdefekte und threading edge dislocation defects. Wie später in Abschnitt 5.6.4.1.2 diskutiert, hat die Verschlechterung der 4h-sic-elektrischen...
um die entwicklungs- und produktionskosten der sic-elektronik zu minimieren, ist es wichtig, dass die herstellung von sic-bauelementen die bestehende silizium- und gaas-wafer-verarbeitungsinfrastruktur so gut wie möglich nutzt. Wie in diesem Abschnitt diskutiert wird, können die meisten der Schritte, die zum Herstellen von Halbleiterelektronik ausgehend von Halbleiterscheibenwafern erforderlich sind, unter Verwendung von etwas modifizierten kommerziellen Siliziumelektronikprozessen und Herstellungswerkzeugen durchgeführt werden.
wie in Abschnitt 4 diskutiert, sind 4h- und 6h-sic die weit überlegenen Formen der Qualität von Halbleiterbauelementen, die kommerziell in massenproduzierter Waferform erhältlich sind. Daher werden nur die 4h- und 6h-sic-Geräteverarbeitungsverfahren im Rest dieses Abschnitts explizit berücksichtigt. Es sollte jedoch angemerkt werden, dass die meisten der in diesem Abschnitt diskutierten Verarbeitungsverfahren auf andere Polytypen von Sic anwendbar sind, mit Ausnahme des Falles einer 3c-sic-Schicht, die sich noch auf einem Siliziumsubstrat befindet, wo alle Verarbeitungstemperaturen eingehalten werden müssen deutlich unter der Schmelztemperatur von Silizium (~ 1400 ° C). Es ist allgemein anerkannt, dass 4h-sic's wesentlich höhere Ladungsträgerbeweglichkeit und geringere Dotierstoff-Ionisierungsenergien im Vergleich zu 6h-sic (Tabelle 5.1) die Polytype der Wahl für die meisten sic elektronischen Geräte sein sollten, vorausgesetzt, dass alle anderen Geräteverarbeitung, Leistung und Kosten bezogene Probleme spielen sich als in etwa gleich zwischen den beiden Polytypen aus. außerdem begünstigt die inhärente Mobilitätsanisotropie, die die Leitfähigkeit parallel zur kristallographischen c-Achse in 6h-sic verschlechtert, besonders 4h-sic für vertikale Leistungsvorrichtungskonfigurationen (Abschnitt 5.6.4). Da die Ionisierungsenergie der Akzeptor-Dotierstoffe vom p-Typ wesentlich tiefer ist als für die Donatoren vom n-Typ, kann eine viel höhere Leitfähigkeit für die Substrate vom n-Typ als für die Substrate vom p-Typ erhalten werden.
die Tatsache, dass die Diffusionskoeffizienten der meisten sic-Dotierstoffe vernachlässigbar klein sind (bei ~ 1800 ° C), ist ausgezeichnet für Aufrechterhalten der Stabilität der Verbindungsstellen der Vorrichtung, da Dotierstoffe nicht unerwünscht diffundieren, wenn die Vorrichtung betrieben wird langfristig bei hohen Temperaturen. Leider ist diese Eigenschaft auch weitgehend (außer für b extrem) Temperaturen) schließt die Verwendung herkömmlicher Dotierstoffdiffusion aus, eine sehr nützliche Technik, die weit verbreitet ist eingesetzt in der Silizium Mikroelektronik Herstellung, für das strukturierte Dotieren von Silizium. lateral strukturierte Dotierung wird durch Ionenimplantation durchgeführt. das schränkt die Tiefe etwas ein dass die meisten Dotierstoffe konventionell in \u0026 lt; 1 \u0026 mgr; m implantiert werden können, wobei herkömmliche Dotierstoffe und Implantation verwendet werden Ausrüstung. Im Vergleich zu Siliziumprozessen erfordert die sic-Ionenimplantation ein viel höheres thermisches Budget um eine akzeptable elektrische Aktivierung des Dotierimplantats zu erreichen. Zusammenfassungen von Ionenimplantationsprozessen für verschiedene Dotierungen finden Sie in. Die meisten dieser Prozesse basieren auf der Durchführung einer Implantation bei Temperaturen von Raumtemperatur bis 800 ° C mit einer gemusterten (manchmal Hochtemperatur) Maskierungsmaterial. Die erhöhte Temperatur während der Implantation fördert einige Gitter-Selbstheilung während das Implantat, so dass die Beschädigung und Segregation von verdrängten Silizium- und Kohlenstoffatomen nicht wird exzessiv, insbesondere bei hochdosierten Implantaten, die oft zur ohmschen Kontaktbildung eingesetzt werden. Koimplantation von Kohlenstoff mit Dotierstoffen wurde als Mittel zur Verbesserung der elektrischen Leitfähigkeit von mehr untersucht stark dotierte implantierte Schichten. Nach der Implantation wird die Mustermaske abgezogen und eine höhere Temperatur (~ 1200 bis 1800 ° C) Glühen wird durchgeführt, um eine maximale elektrische Aktivierung von Dotierungsionen zu erreichen. das Schlussglühen Bedingungen sind entscheidend, um gewünschte elektrische Eigenschaften von ionenimplantierten Schichten zu erhalten. bei höher Implantatglühtemperatur kann die Oberflächenmorphologie stark beeinträchtigt werden. weil Sublimation Das Ätzen wird hauptsächlich durch den Verlust von Silizium von der Kristalloberfläche, das Anlassen in Siliziumüberdrücken, getrieben kann verwendet werden, um eine Oberflächenverschlechterung während Hochtemperaturglühungen zu reduzieren. solcher Überdruck kann B. durch Verwendung eines geschlossenen Tiegels mit sic-Deckel und / oder sic-Pulver in der Nähe des Wafers oder durch Tempern in einer silanhaltigen Atmosphäre. ähnlich, robust hinterlegt Deckschichten wie AlN und Graphit haben sich ebenfalls als wirksam erwiesen, um die Oberfläche besser zu konservieren Morphologie während der Hochtemperatur-Ionenimplantationsglühung. Wie aus einer Reihe von Arbeite...
Alle nützlichen Halbleiter-Elektronik benötigt leitende Signalwege in und aus jedem Gerät sowie leitende Verbindungen, um Signale zwischen Vorrichtungen auf demselben Chip und zu externen Schaltungen zu übertragen Elemente, die außerhalb des Chips liegen. während sic selbst theoretisch zu fantastischer elektrischer Operation fähig ist Unter extremen Bedingungen (Abschnitt 5.3) ist eine solche Funktionalität ohne Kontakte und Interconnects nutzlos die auch unter den gleichen Bedingungen betrieben werden können. die Haltbarkeit und Zuverlässigkeit von Metall-Halbleiter-Kontakte und -Verbindungen sind einer der Hauptfaktoren, die den Betrieb begrenzen Hochtemperaturgrenzen der SIC-Elektronik. ähnlich, sic High-Power-Geräte Kontakte und Metallisierungen muss sowohl der hohen Temperatur als auch der hohen Stromdichte standhalten, die niemals zuvor aufgetreten sind in Silizium Leistungselektronik Erfahrung. Das Thema der Metall-Halbleiter-Kontaktbildung ist ein sehr wichtiges technisches Gebiet zu weit hier ausführlich besprochen werden. für allgemeine Hintergrundgespräche zum Metall-Halbleiter-Kontakt Physik und Bildung, sollte der Leser Erzählungen in den Referenzen 15 und 104 vorgelegt Referenzen diskutieren hauptsächlich ohmsche Kontakte zu konventionellen Halbleitern mit schmaler Bandlücke wie z Silizium und Gaas. spezifische Übersichten zur sic Metall-Halbleiter Kontakttechnologie finden Sie in Referenzen 105-110. Wie in den Referenzen 105-110 diskutiert, gibt es sowohl Ähnlichkeiten als auch einige Unterschiede zwischen sic Kontakte und Kontakte zu herkömmlichen Halbleitern mit schmaler Bandlücke (z. B. Silizium, GaAs). das gleiche grundlegende Physik und aktuelle Transportmechanismen, die in schmalbandigen Kontakten vorhanden sind B. Oberflächenzustände, Fermi-Pinning, thermionische Emission und Tunneln, gelten auch für sic-Kontakte. Eine natürliche Folge der größeren Bandlücke von SIC ist die höhere effektive Schottky-Barrierehöhe. analog zur Schmalbandlücken-Ohmschen-Kontakt-Physik, dem mikrostrukturellen und chemischen Zustand von Die sic-Metall-Schnittstelle ist entscheidend für den Kontakt mit elektrischen Eigenschaften. daher Vormetallabscheidung Oberflächenvorbereitung, Metallabscheidung, Metallwahl und Nachglühen alle haben großen Einfluss auf die resultierende Leistung von Metallkontakten. weil die chemische Natur von Die Ausgangsfläche hängt stark von der Polarität der Oberfläche ab, was nicht ungewöhnlich ist signifikant unterschiedliche Ergebnisse, wenn das gleiche Kontaktverfahren auf die Silizium-Stirnfläche angewendet wird gegenüber der Kohlenstoffoberfläche.
Bei Raumtemperatur sind keine herkömmlichen Nasschemikalien bekannt, die einkristalline Säure ätzen. die meisten Das Ätzen von Silizium für elektronische Vorrichtungen und Schaltungen wird unter Verwendung von Trockenätztechniken durchgeführt. Der Leser sollte die Referenzen 122-124 konsultieren, die Zusammenfassungen von trockenen sic-Ätzresultaten enthalten bis heute erhalten. das am häufigsten verwendete Verfahren beinhaltet das reaktive Ionenätzen (Rie) von sic in fluorierte Plasmen. Opferätzmasken (wie Aluminiummetall) werden photolithographisch abgeschieden gemustert, um gewünschte Bereiche vor dem Ätzen zu schützen. der sic rie-Prozess kann implementiert werden unter Verwendung von Standard-Silizium-Hardware und typischen 4-Stunden- und 6-Stunden-Ätzraten in der Größenordnung von Hunderten von Angström pro Minute. Gut optimierte sic rie-Prozesse sind typischerweise hoch anisotrop mit wenig Unterätzen der Ätzmaske unter Hinterlassung von glatten Oberflächen. einer der Schlüssel zu glatten Oberflächen verhindert \"Mikromasking\", wobei das Maskierungsmaterial leicht geätzt und zufällig wieder abgelagert wird auf die Probe, wodurch sehr kleine Bereiche auf der Probe, die für Gleichförmigkeit bestimmt waren, effektiv abgedeckt wurden Radierung. dies kann dazu führen, dass sich in den nicht maskierten Bereichen \"grasähnliche\" Ätzrestmerkmale ausbilden, die ist in den meisten Fällen unerwünscht. Während die Ätzraten für viele elektronische Anwendungen ausreichend sind, sind die Ätzraten viel höher notwendig, um Merkmale in der Größenordnung von einigen zehn bis einigen hundert Mikrometern zu schnitzen, die zur Realisierung benötigt werden Erweiterte Sensoren, Mems und Through-Wafer-Löcher, die für SIC-HF-Geräte nützlich sind. High-Density-Plasma-Trockenätzen Techniken wie Elektron-Zyklotron-Resonanz und induktiv gekoppeltes Plasma wurden entwickelt, um die Notwendigkeit für tiefes Ätzen von sic zu erfüllen. rückstandsfreie gemusterte Ätzraten, die a übersteigen Tausend Angström pro Minute wurden nachgewiesen. Ein strukturiertes Ätzen von SiC bei sehr hohen Ätzraten wurde auch unter Verwendung von Foto-unterstützten und Photo-Ätzen gezeigt Dunkelelektrochemisches Nassätzen. Durch geeignete Wahl der Ätzbedingungen hat diese Technik gezeigt eine sehr nützliche Dotiermittel-selektive Ätzstopp-Fähigkeit. Es gibt jedoch große Inkompatibilitäten der elektrochemischen Prozess, der es für vli Massenproduktion unerwünscht, einschließlich umfangreicher Vorätzung und Nachdosierung der Probenvorbereitung, Ätzisotropie und Maskenunterschneidung und etwas ungleichmäßiges Ätzen über die Probe hinweg. Laserätztechniken sind in der Lage, große Merkmale zu ätzen, B. über Durch-Wafer-Löcher, die für HF-Chips nützlich sind.
Kontakt Informationen
luna@powerwaywafer.compowerwaymaterial@gmail.com 
+86-592-5601 404
