Die Integration von III-V-Halbleitern (z. B. GaAs und GaN) und Silizium-auf-Isolator (SOI)-CMOS auf einem 200-mm-Si-Substrat wird demonstriert. Der SOI-CMOS-Donor-Wafer wird temporär auf einen Si-Handle-Wafer gebondet und abgedünnt . Ein zweites GaAs/Ge/Si-Substrat wird dann auf den SOI-CMOS-enthaltenden Handhabungswafer gebondet. Danach wird das Si von dem GaAs/Ge/Si-Substrat entfernt. Das GaN/Si-Substrat wird dann auf den SOI-GaAs/Ge-enthaltenden Griffwafer gebondet. Schließlich wird der Handle-Wafer freigegeben, um die SOI-GaAs/Ge/GaN/Si-Hybridstruktur auf einem Si-Substrat zu realisieren. Durch dieses Verfahren können die Funktionalitäten der verwendeten Materialien auf einer einzigen Si-Plattform kombiniert werden.
Quelle: IOPscience
Weitere Informationen finden Sie auf unserer Website: www.semiconductorwafers.net ,
Senden Sie uns eine E-Mail an sales@powerwaywafer.com oder powerwaymaterial@gmail.com
Kontakt Informationen
luna@powerwaywafer.compowerwaymaterial@gmail.com 
+86-592-5601 404
